

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年12月26日

出 Application Number:

特願2003-432532

[ST. 10/C]:

Applicant(s):

[JP2003-432532]

出 願 人

NECエレクトロニクス株式会社

2004年 1月21日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願【整理番号】 74120126【あて先】 特許庁長官殿【国際特許分類】 H01L 21/288 H01L 21/3205

【発明者】

【住所又は居所】 神奈川県川崎市中原区下沼部1753番地 NECエレクトロニ

クス株式会社内

【氏名】 有田 幸司

【発明者】

【住所又は居所】 神奈川県川崎市中原区下沼部1753番地 NECエレクトロニ

クス株式会社内

【氏名】 三ヶ木 郁

【発明者】

【住所又は居所】 神奈川県川崎市中原区下沼部1753番地 NECエレクトロニ

クス株式会社内

【氏名】 北尾 良平

【特許出願人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【代理人】

【識別番号】 100109313

【弁理士】

【氏名又は名称】 机 昌彦 【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100085268

【弁理士】

【氏名又は名称】 河合 信明 【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100111637

【弁理士】

【氏名又は名称】 谷澤 靖久 【電話番号】 03-3454-1111

【先の出願に基づく優先権主張】

【出願番号】 特願2003-38361 【出願日】 平成15年2月17日

【手数料の表示】

【予納台帳番号】 191928 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0215753

【書類名】特許請求の範囲

【請求項1】

半導体基板上に形成した層間絶縁膜に形成されるビアホール、又は配線溝にシード層を形成した後、電流めっき法を用いて配線材料を埋め込む工程を有する半導体装置の製造方法において、前記めっき法の電流ステップが、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを1ステップのみ有することを特徴とする半導体装置の製造方法。

【請求項2】

前記電流ステップは、めっきを成長させる方向にのみ電流を流す第1のステップと、めっきを成長させる方向とは逆の方向にのみ電流を流す第2のステップと、前記第1のステップと同じ方向にのみ電流を流す第3の電流ステップと、の3個のステップのみから成り、前記第1、第2、第3の順であることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】

前記めっきを成長させる方向とは逆の方向にのみ電流を流すステップが、電流値と時間の 積算の絶対値として、 $1.0\sim120\,\mathrm{m\,A}\times\mathrm{s\,e\,c}/\mathrm{c\,m}^2$ の範囲になるように設定され ていることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項4】

前記第2の電流ステップが、電流値と時間の積算の絶対値として、 $1.0 \sim 120\,\mathrm{m\,A}\times$ sec/cm²の範囲になるように設定されていることを特徴とする請求項2に記載の半導体装置の製造方法。

【請求項5】

前記第1の電流ステップが、電流値と時間の積算として、 $120 \sim 2700\,\mathrm{mA} \times \mathrm{sec}$ / $c\,\mathrm{m}^2$ の範囲になるように設定されていることを特徴とする請求項 $2\,\mathrm{Z}$ は4 に記載の半導体装置の製造方法。

【請求項6】

前記第1の電流ステップの電流値が、 $0.5 \sim 13 \, \text{mA/cm}^2$ の範囲であること特徴とする請求項2.4.5 のいずれかーに記載の半導体装置の製造方法。

【請求項7】

前記第3の電流ステップの電流値が、 $16 \sim 90 \text{ mA/cm}^2$ の範囲であること特徴とする請求項2、4乃至6のいずれか一に記載の半導体装置の製造方法。

【請求項8】

前記配線材料が銅であることを特徴とする請求項1乃至7のいずれかーに記載の半導体装置の製造方法。

【書類名】明細書

【発明の名称】半導体装置の製造方法

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、半導体装置の製造方法に係わり、詳しくは、めっき法を用いたダマシン配線 プロセスにおける配線研磨後の配線高さを均一に形成する半導体装置の製造方法に関する

【背景技術】

[0002]

近年、半導体装置の高集積化及びチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められており、多層配線構造を形成する方法として、ビアホール及び配線トレンチパターンにCuシード層を介して電流めっき法を用いて配線材料となるCuを同時または順次に埋め込み、CMP(Chemical Mechanical Polishing)法により平坦化して配線を形成する、いわゆるダマシンプロセスが一般的に行われている。

[0003]

一般的なダマシンプロセスについて図面を参照して説明する。図6は、従来のダマシンプロセスの手順を示す工程断面図である。まず、図6(a)に示すように、半導体基板4上に形成されたエッチングストップ膜10と層間絶縁膜5に開口した配線溝パターン6にバリアメタル層7、Cuシード層8を順次形成する。

[0004]

次に、図6(b)に示すように、電流めっき法を用いてCuめっき層9を前記配線溝パターン6が十分に埋設されるまで形成する。次に、図6(c)に示すように、CMP法によって層間絶縁膜5が露出するまで表面を平坦化させ、ダマシン配線を形成する。

[0005]

ここで図7を参照して、前記めっき法の反応形態について説明する。ダマシンプロセスにおいては、微細パターンをボイドなく埋設を行うために、抑制剤15、光沢剤16等を含むめっき浴が使用される。抑制剤15はめっき成長を抑制する効果と、めっき膜質を緻密にする効果を有している。一方、光沢剤16はめっき成長を促進する効果を有している。図7(a)に示すように、成長初期に均一に吸着した前記光沢剤16は、吸着した表面で保持され続けるため、Cuめっき層9の成長が進んだ図7(b)の状態では、表面の部位によって濃度勾配が生じる。この濃度勾配により、配線溝パターン6の底部の成長が加速されるボトムアップと呼ばれる成長反応が生じる。抑制剤15は拡散係数が小さいため、図7(a)に示すように、配線溝パターン6内より表面上での濃度が高くなっており、平坦部のめっき成長を抑制して、ボトムアップ効果を助長する。しかし、上記の様な光の割16の濃度勾配は配線溝パターン6内が配線材料で埋設された後も継続されているため、図7(c)に示すように配線溝パターン6上が盛り上がってしまう。一方、十分な幅を有する配線溝においては、上述したような光沢剤16の濃度勾配はほとんど発生しないため、配線溝パターン6上が盛り上ることはない(図6(b)参照)。

[0006]

上述したように微細パターンをボイドなく埋設するために使用する添加剤の影響により、微細パターン上ではめっき膜の盛り上りが発生する。そのため、図6(c)で示したCMP工程において、ボトムアップにより盛り上った余剰Cuも含めた層間絶縁膜3上のCuを取りきる十分な研磨時間を設定するため、CMP工程のコストアップと削り込みによるエロージョン13やディッシング14が生じて、配線高さにばらつきが生じている。

[0007]

【特許文献1】米国特許6140241

【特許文献2】米国特許6319831B1

【特許文献3】米国特許6107186

【特許文献4】米国特許6245676B1(特開平11-238703号公報)

出証特2004-3001685

【特許文献 5】特開 2 0 0 1 - 2 1 7 2 0 8 号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

上述した従来のダマシンプロセスにおけるCuめっき法において、微細パターンをボイドなく埋設するためには、ボトムアップ性を有するめっき浴、及びめっき条件を適用することは必須である。しかしボトムアップ性を有するめっき法においては微細パターン上の盛り上りが発生してしまう。Cuめっきの電流ステップを多段階にする従来例として、特許文献1や特許文献2では、電流ステップを低電流から高電流に切り替える2ステップや低電流ステップ後に無通電ステップを設けることが開示させている。しかしながらこの方法では、微細パターン上の盛り上りを解消することができないため、CMP後のエロージョン13やディッシング14が避けられない。また特許文献3では、パターン密度の高いところのめっき膜を盛り上げることにより、平滑なCMPが可能であることを開示しているが、CMPへの負荷が大きく、CMPコストの増大は避けられない。

[0009]

また特許文献4では、メッキ液中の抑制剤分子を除去するための逆バイアス電流を印加して、配線溝パターン6上を平坦部と比較して相対的に盛り上げて、平滑なCMPが可能であることを開示している。これは、上述した特許文献3と同様にCMPへの負荷が大きく、CMPコストの増大は避けられない。特許文献5では、正方向の電流で配線溝パターン6を埋設した後、逆方向の電流を印加することは開示されているが、詳細な条件については記載されておらず、また、極性反転パルスの繰り返し適用が効果的である旨開示しており、デバイスの信頼性に対する影響に関しては、なんら述べられていない。また、逆方向の電流を印加した後の正方向の電流印加条件もデバイスの信頼性に影響を与えるが、その詳細な条件についても記載されていない。

$[0\ 0\ 1\ 0\]$

上述したように、従来のダマシンプロセスにおけるCuめっき法において、微細パターンをボイドなく埋設するためには、ボトムアップ性を有するめっき浴、及びめっき条件を適用することは必須であるが、ボトムアップ性を有するめっき法においては微細パターン上の盛り上りが発生してしまうため、微細パターンの埋設性やめっき膜質を変化させること無く、微細配線パターン部の盛り上りを解消する方法の開発が求められている。

$[0\ 0\ 1\ 1]$

本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ダマシンプロセスにおけるCuめっきプロセスにおいて、微細パターンの埋設性やめっき膜質及びデバイスとしての信頼性を低下させること無く、微細パターン部の盛り上りを解消することである。その結果としてCMPのコスト低減とCMP時に発生するエロージョン13やディッシング14を抑制し配線高さが均一なデバイスを形成することができる半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

$[0\ 0\ 1\ 2]$

上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上に形成した層間絶縁膜に形成されるビアホール、又は配線溝にシード層を形成した後、電流めっき法を用いて配線材料を埋め込む工程を有する半導体装置の製造方法において、上記めっき法の電流ステップが、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを1ステップのみ有することを特徴とする。上記電流ステップは、めっきを成長させる方向にのみ電流を流す第1のステップと、めっきを成長させる方向とは逆の方向にのみ電流を流す第2のステップと、上記第1のステップと同じ方向にのみ電流を流す第3の電流ステップと、の3個のステップのみから成り、上記第1、第2、第3の順であることを特徴とする。

[0013]

また本発明の半導体装置の製造方法においては、上記めっきを成長させる方向とは逆の

方向にのみ電流を流すステップまたは第2の電流ステップが、電流値と時間の積算の絶対値として、 $1.0\sim120\,\mathrm{m\,A}\times\mathrm{s\,e\,c\,/\,c\,m^2}$ の範囲になるように設定されていることが好ましい。

[0014]

また本発明の半導体装置の製造方法においては、上記第1の電流ステップが、電流値と時間の積算として、 $120\sim2700\,\mathrm{mA}\times\mathrm{s}$ e c/c m² の範囲になるように設定されていることが好ましい。また上記第1の電流ステップの電流値が、 $0.5\sim13\,\mathrm{mA/c}$ m² の範囲であることが好ましい。さらに第3の電流ステップの電流値が、 $16\sim90\,\mathrm{m}$ A/c m² の範囲であることが好ましい。上記配線材料は銅であることが好ましい。

【発明の効果】

[0015]

本発明者は、逆方向の電流ステップを有する電流めっき方法について鋭意検討したところ、微細パターン上での盛り上りを抑制するためには逆方向の電流の適用時間及び電流値の最適化が非常に重要であり、また逆方向の電流を印加した後の、正方向の電流値に関しても最適化する必要があることをつきとめた。さらに、逆方向の電流を印加するステップが多くなるほどめっき膜質が低下することをつきとめた。すなわち、逆方向の電流を印加するステップを1ステップのみとし、上記各ステップの好適な条件で電流めっきを行うことにより、良好なめっき膜質が得られ、かつ、微細パターン上での盛り上りを抑制することが可能となり、CMPで余剰Cuを取りきる時間を短時間化でき、CMPのコストを下げることが可能となる。またCMPの余剰Cuを取りきる際に発生するエロージョンやディッシングも抑制できるため、配線高さが均一に形成される信頼性の高いCuダマシン配線を提供することが可能となる。

【発明を実施するための最良の形態】

[0016]

次に、本発明の半導体装置の実施の形態について図面を参照して説明する。従来例で示したように、ダマシンプロセスにおけるCuめっき工程では、微細なパターンをボイド無く埋設するために、光沢剤と抑制剤を有するめっき浴を用いたボトムアップ性めっきが必要であるが、微細パターン上での盛り上がりが発生する。この原因については先述したが、めっき反応を促進する光沢剤16の濃度勾配に起因するものである。配線パターン上の盛り上がりを抑制するためには、ボトムアップにより濃度勾配を生じた光沢剤16の吸着を一度キャンセルし、再度均一に吸着した状態で成長を行えばよいと考えられる。吸着した光沢剤16を脱離するためには、光沢剤が吸着したCuめっき膜表面のCuイオンを放出する(以下ストリッピングと呼ぶ)逆方向の電流印加が有効であると考えられる。ただ逆電流の印加はめっき膜質に影響を与えることが考えられるため、べた膜を用いて以下の実験を行った。

$[0\ 0\ 1\ 7]$

半導体基板 4 上にバリアメタル 7 層と C u シード層 8 が形成された下地上に、図 1 に示すような第 1 の電流ステップ 1、第 2 の電流ステップ 2、第 3 の電流ステップ 3 から構成される電流ステップを適用しためっき法により、C u めっき層 9 を成長させた。図中の T 1、 T 2、 T 3 はそれぞれ各電流ステップの時間を、A 1、 A 2、 A 3 はそれぞれ各ステップの電流値を示している。

[0018]

表1に第2の電流ステップ2である逆電流を流すステップ時間(T2)とその電流値(A2)に対するめっき膜中の欠陥をTEMにより観察した結果を示した。めっき膜の成長及びストリッピングはCuイオンによる電子のやり取りによって行われるため、めっき膜の成長量及びストリッピング量は、時間及び電流値の積算量(以下積算電流値)、すなわちCuイオンによってやり取りされた電子の総量により決定される。そのため、表中に積算電流値を記してある。

[0019]

【表1】

T 2	A 2	T 2 × A 2	TEMによる矢陥
(sec)	(m A / c m ²)	(m A × s e c / c m ²)	の有無
2	- 1 6	- 3 2	なし
5	- 1 6	- 8 0	なし
7. 5	- 1 6	- 1 2 0	なし
1 0	- 1 6	- 1 6 0	あり
2	- 3 2	- 6 4	なし
3.75	- 3 2	- 1 2 0	なし
5	- 3 2	- 1 6 0	あり

[0020]

表1よりCuめっき膜中の欠陥は、第2の電流ステップ2の積算電流値である $T2 \times A2$ の絶対値が120 $mA \times s$ e c/cm^2 以下では発生しておらず、それより大きい場合は発生している。積算電流値の絶対値が120 $mA \times s$ e c/cm^2 より大きい、すなわちストリッピング反応が大きく進行しすぎると、Cu めっき膜表面に存在していた抑制剤成分まで除去されてしまうため、膜質が緻密でなくなり欠陥が発生したと考えられる。以上の結果より、逆電流の流すステップの積算電流値の絶対値は、膜質の観点から120 $mA \times s$ e c/cm^2 以下であることが好ましい。逆に、ストリッピング積算電流値の最小値は、Cu原子全てに光沢剤が吸着しているとして、 $1cm^2$ 当りのCu1原子層のCu2をめっき液に戻すに必要な電荷量と考えても良い。Cu0原子間距離、2.56A、電子の電荷量、 1.60×10^{-19} クーロン、Cuが2価のイオンになることを考慮すると、最小積算電流値は $0.5mA \times s$ e c となる。ウエハー内のバラツキと余裕度を見て、第2の電流ステップ2の積算電流値は $1.0mA \times s$ e c 以上であることが好ましい。ただし逆電流を印加するステップが2ステップ以上存在する場合には、逆電流ステップの積算電流値の絶対値の総和が120 mA/cm^2 以下でも欠陥が発生することが以下の実験より確認された。

$[0\ 0\ 2\ 1]$

図 2 は、第 2 の電流ステップ 2 として-1 7. $5 \, \text{mA/cm}^2$ および $-3 \, 5 \, \text{mA/cm}^2$ を各々 $1 \, \text{s}$ e c 間 $1 \, \text{回および}$ 2 回適用した場合の欠陥数を評価した結果である。欠陥は、8 インチウェハ全面上に配置されている種々の $C \, \text{u}$ 配線に断線あるいは欠けが発生している箇所をケーエルエー・テンコール株式会社製欠陥検査装置にてカウントした。注目すべきは、逆電流ステップの積算電流値の絶対値の総和が $3 \, 5 \, \text{mA} \times \text{s}$ e c / c c / c で同一である/ c / c の / c s e c 間の / c 回反復と/ c / c / c の / c s e c 間の / c 回の適用での結果の相違であり、後者では前者の場合に比べて欠陥数が / c $/ \text{$

[0022]

次に微細パターン上の盛り上がりを抑制できるかを調べるために以下の実験を行った。

[0023]

実験方法について、図3を使用して説明する。図3 (a) に示すように半導体基板4上に形成した層間絶縁膜5に開口した配線溝パターン6上に、バリアメタル層7、Cuシード層8を形成した下地を準備した。

[0024]

次に図1に示したCuめっきの電流ステップを使用して、Cuめっき層9の成長を行った。逆電流を印加するタイミングは図3(b)~(d)のそれぞれのタイミングで行った(T1を変化させた)。その後、すべてのサンプルが図3(e)の膜厚までCuめっき層9を成長させたサンプルを準備した(T3を調整した)。比較として、第2の電流ステップ2の無い従来技術の電流ステップを使用して形成したサンプルも準備した。今回の実験では、逆電流の電流値(A2)は、-16 m A/c m2 とし、第20電流ステップ2、す

なわち逆電流のステップ時間 (T2) は5 s e c でめっき成長を行った。

[0025]

表2に図3(b)~(d)のそれぞれのタイミングで逆方向の電流を印加した、すなわちT1を変化させた際の、配線溝パターン6上の盛り上がり(図3(e)内の高さH)を 段差測定器により測定した結果を示した。

[0026]

【表 2】

	従来例	Т 1 = 🗵 2 (b)	T1=图2(c)	T 1=图2(d)
盛り上がり H (n m)	800	150	5 0	250

[0027]

表2より逆方向の電流ステップ、すなわち第2の電流ステップを適用することにより、配線溝パターン6上の盛り上がり高さHが大幅に低減していることが確認された。T1が図3(c)のタイミングで設けた場合が、最も盛り上がり高さHが抑制されているが、これは配線溝パターン6上が最も平坦になった時に、逆方向の電流を印加して、光沢剤16の濃度勾配をキャンセルしたためである。

[0028]

実デバイスでは、多層配線をダマシンプロセスにより形成するため、様々な配線幅や配線深さの配線溝パターン6が存在している。我々の検討結果では、第1の電流ステップ1時間であるT1を、積算電流値が120-2700 mA×sec/cm²になるように設定した場合に様々な配線幅や配線深さの配線溝パターン6で配線溝パターン6上の盛り上がりHを最小にすることが可能であることを見出している。上記範囲以外でも効果は得られるが、効果を最大限に得るためには、上記の範囲であることが好ましい。

[0029]

次に図1の電流ステップにおいて、第1の電流ステップ1の電流値(A1)を変化(T $1 \times A 1$ は $5 \times 0 \times 0$ 0 m A \times s e c/c m 2 で一定)させて、図3 (e)に示した上記の実験と同様のサンプルを作成して、配線溝パターン上の盛り上がり高さHを測定した。その結果を表3として示した。盛り上がり高さHとしては、ウエハ面内9点での平均値を示してある。9点測定のばらつき幅も表3中に記した。

[0030]

【表3】

A 1 (m A/c m ²)	盛り上がりH(nm)	はらつき幅(nm)
1	49.5	15.1
7	50.2	1 4 . 8
1 3	4 9 . 0	15.6
1 8	6 1 . 0	3 8 . 2
2 3	63.6	48.5

[0031]

表3より、第1の電流ステップ1の電流値であるA1によって、配線溝パターン6上の盛り上り高さHはほとんど変化しない。しかし13mA/cm²以下では面内のバラツキは20nm以下であるのに対して、A1が13mA/cm²より大きい場合には、バラツキの増加が見られる。このバラツキ増加の原因は、ウエハ面内でのボトムアップ成長のバラツキに起因している。ウエハ上に存在する配線溝パターン6では、添加剤の吸着状態が若干ばらついており、ボトムアップによる配線溝パターン6の埋設速度にも若干のバラツキが生じる。仮にそのバラツキを5%程度と仮定した場合、成長速度の大小により5%のばらつきは同一でも、レンジとして考えた場合には、成長速度が速いめっき条件、すなわち電流値が高い条件ほど、そのレンジとしての絶対値は大きくなる。

[0032]

以上のことより、 $A1 ii13 mA/cm^2$ より大きい場合には、バラッキの増加が見られると考えられるため、第1の電流ステップ1の電流値(A1)は $13 mA/cm^2$ 以下であることが好ましい。しかし、第1の電流ステップの電流値(A1)は $0.5 mA/cm^2$ 以下ではCu シード層の溶解速度が寄与してくるため、配線溝の埋設性が劣化してしまうことが我々の実験より既に分かっている。そのため、第1の電流ステップ1の電流値(A1)は $0.5 \sim 13 mA/cm^2$ の範囲で設定すると、盛り上り高さ日の抑制が更に効果的となる。

[0033]

次に図1の電流ステップにおいて、第3の電流ステップ3の電流値(A3)を変化させてべた膜を作成し、深さ方向のSIMS分析を行った。第3ステップで形成されためっき膜中に存在するC(カーボン)濃度を第1ステップで形成されためっき膜(A1=7mA/c m 2 で形成)中に存在するC濃度を1とした場合の相対濃度比として表4に示した。

[0034]

【表4】

A 3 (m A/c m ²)	カーボン濃度
1	1. 15
7	1.09
1 3	1.08
1 6	0.51
2 5	0.48

[0035]

表 4 より A 3 の電流値が $16\,\mathrm{m\,A/c\,m^2}$ 以上でカーボン濃度が減少していることがわかる。これは、逆電流のステップにより添加剤の吸着が一度キャンセルされることに起因する。逆電流により吸着がキャンセルされた後のめっき成長速度がゆっくりの場合添加剤の吸着が再度十分に進行するのに対して、A 3 の電流値が $16\,\mathrm{m\,A/c\,m^2}$ 以上のめっき速度では、添加剤の吸着よりめっき成長速度のほうが大きいため膜中への添加剤の主成分であるカーボン(C)の取り込み量が少ないと考えられる。このカーボンの取り込み量が少ない膜で形成した配線はストレスマイグレーション耐性に優れていることが確認されていることから、A 3 の電流値は $16\,\mathrm{m\,A/c\,m^2}$ 以上が好ましい。ただ $90\,\mathrm{m\,A/c\,m^2}$ 以上のめっき電流ではめっき液中の $Cu\,\mathrm{d}$ 以上が好ましい。

[0036]

Cuめっきの電流ステップを多段階にすることにより、Cuめっき成長を制御すること 自体は公知であるが、逆方向の電流を適切なタイミングで短時間行うことにより、光沢剤 16の濃度勾配をキャンセルし、配線溝パターン6上の盛り上りを、埋設性や膜質の劣化 なく行うことができるという効果は、本願発明者の知見によって得られた新規な事実であ る。

[0037]

尚、本発明の上記各電流ステップにおいて、各電流値は一定の値で良い。すなわち、各電流ステップの期間中めっき電流は、上記電流値或いは、電流・めっき時間の積が上記値の範囲であれば、その値で一定で良い。従来技術で推奨されているような、めっき電流をパルス状に電流の向きを変化させたり、電流停止期間を設けたりするような、複雑な制御は不要である。

[0038]

上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明のCuめっきの電流ステップを適用したダマシンプロセスの具体的な実施例について図面を参照して説明する。

[0039]

(実施例1)

まず、本発明の第1の実施例に係るダマシンプロセスについて、図4を参照して説明する。図4は、本発明のCuめっきの電流ステップを適用したダマシンプロセスの手順を示す工程断面図である。

[0040]

まず、図4 (a) に示すように、公知の方法により、半導体基板 4 上にC V D 法、プラズマC V D 法等を用いて、エッチングストップ膜 10、層間絶縁膜 5 を、50 n m、30 0 n mの膜厚で順次形成する。その後、層間絶縁膜 5 の上に、露光の光の反射を抑制するための反射防止膜 11 を 50 n m程度堆積した後、配線溝パターン 6 を形成するための化学増幅型レジストを 50 n m程度塗布し、K r F フォトリングラフィーによる露光、現像を行い、レジストパターン 12 を形成する。

[0041]

次に、図4 (b) に示すように、公知のドライエッチングにより反射防止膜11、層間 絶縁膜5、エッチングストップ膜10を順次エッチングして、それらを貫通する配線溝パターン6を形成する。その後、酸素プラズマアッシング及び有機剥離液を用いたウェット 処理によりレジストパターン12と反射防止膜10とを剥離し、ドライエッチングの残留 物を除去する。

[0042]

次に、図4(c)に示すように、配線材料の拡散を防止し、密着性の向上を図るためのタンタル(Ta)、窒化タンタル(TaN)等のバリアメタル層 7 を、30 n m程度の厚さで形成し、配線材料となるCuのめっき成長を行うためのCuシード層 8 を 100 n m程度の膜厚で順次形成する。

[0043]

その後、図4(d)に示すように、本発明の電流ステップを適用したCuめっき法により、Cuめっき層9をすべての配線溝パターン6がCuで埋設されるまで行う。本実施例の場合、500mmのCuめっき層9を形成した。本発明の電流ステップを適用したことにより、段差Hが大幅に軽減したCuめっき層が形成された後、図4(e)に示すように、CMP法を用いて余分なCuを研磨して表面を平坦化することにより、エロージョンやディッシングの小さいダマシン配線が完成する。

[0044]

比較のため、前記従来技術のCuめっき条件を用いたサンプルにおいても、同一のCMP条件を用いて研磨を行ったが、余分なCuを取りきるのに要した時間が、10sec短縮できることが確認された。CMPスラリーは1000円/Lと非常に高価であり、10secのCMP時間短縮により1回あたり25円のコスト低減が達成された。

[0045]

次に実施例1で用いためっき条件を詳細に説明する。電流ステップは図1に示すように第1~第3の電流ステップで構成されている。上述した実験結果を元に各電流ステップの時間Tn(n:1~3)及び電流値An(n:1~3)を表5のように設定して、めっき成長を行った。

[0046]

【表 5】

n	T (sec)	A (m A / c m ²)
1	3 0	1 0
2	2	- 1 6
3	3 0	3 3

[0047]

なお、第3の電流ステップ3に関しては本実施例においては33mA/cm²に設定して処理を行ったが、第2の電流ステップ2で光沢剤16の濃度勾配がキャンセルされ、均一に光沢剤16が吸着しているため、どのような電流値を設定しても同様の効果が得られ

る。

[0048]

第1の実施例で形成した際の図4 (d) の盛り上り高さHと、図4 (e) のディッシング14の深さDを表6として示した。比較のため、従来技術で形成したサンプルの結果も合わせて示した。

[0049]

【表 6】

	従来技術	本発明
盛り上り高さH (nm)	900	5 0
ディッシング14深さD(nm)	9 0	3 0

[0050]

表6より、本願の電流ステップを適用したことにより、配線溝パターン上の盛り上がり高さHが大幅に軽減され、その結果としてCMP後のディッシング14が大幅に抑制されていることが確認された。

[0051]

次に実施例1で形成したサンプルを用いて、配線Rsを評価した。その結果を図4として示した。配線Rsとは配線の抵抗値を配線幅と配線長の積で割った値であり、配線高さのみにより変化する値であるため、配線高さのバラツキの指標となる。比較のため、従来技術のサンプルも同様に配線Rsを測定した。実施例1のサンプル及び従来技術の各サンプルにおいて、配線幅と配線間隔の異なるパターンを1枚のウエハー上に多種作り、各パターン毎にRsを測定した。配線幅としては、 $0.14\sim4.5~\mu$ m、配線間隔としては、 $0.14\sim4.5~\mu$ m、配線間隔としては、 $0.14\sim4.0~\mu$ mでそれらの任意の組み合わせのパターンを形成した。図5では、多くのパターンから代表として3個のパターンを選んで図示している。なお、バラツキ値は

Rsの最大値をRsmax、最小値をRsminで表すとき、100(Rsmax-Rsmin) / (Rsmax+Rsmin)で算出した値である。図5より、従来技術と比較して本発明では配線Rsのバラツキが大幅に低減されており、言い換えればより均一な高さで配線が形成されていることが分かる。

【図面の簡単な説明】

[0052]

- 【図1】本発明の電流ステップを説明する概略図である。
- 【図2】本発明の第2の電流ステップ回数のめっき膜質への影響を示す図である。
- 【図3】本発明の効果を説明するためのめっき成長工程の概略図である。
- 【図4】本発明の第1の実施例に係るダマシンプロセスの手順を示す工程断面図である。
- 【図 5】本発明の第1の実施例で作成したダマシン配線のRsと従来技術によるダマシン配線のRsとを比較した実験データ図である。
- 【図6】従来のダマシンプロセスの手順を示す工程断面図である。
- 【図7】本発明で使用するめっき浴中の添加剤の効果を説明するための概略図である


【符号の説明】

[0053]


- 1 第1の電流ステップ
- 2 第2の電流ステップ
- 3 第3の電流ステップ
- 4 半導体基板
- 5 層間絶縁膜
- 6 配線溝パターン

- 7 バリアメタル層
- 8 С u シード層
- 9 Сиめっき層
- 10 エッチングストップ膜
- 11 反射防止膜
- 12 レジストパターン
- 13 エロージョン
- 14 ディッシング
- 15 抑制剤
- 16 光沢剤


【書類名】図面【図1】




【図2】




【図3】




. . .




【図5】







【図6】


. .









【図7】







【書類名】要約書

【要約】

. .

【課題】ダマシン法銅めっきにおいて、配線の密な所にめっきの盛り上がりが生じて、C M P 研磨時間の増大によるコストアップ、ディッシング、エロージョン等が起こるのを防止するめっき方法を提供する。

【解決手段】銅めっきの電流ステップを図1に示すように、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを1ステップのみ有するように銅めっきを実施する。このとき、この逆方向電流ステップを1ステップで電流・時間積は1.0~120 $mA\times sec/cm^2$ の範囲の条件で実施する。

【選択図】 図1

ページ: 1/E

認定・付加情報

特許出願の番号 特願2003-432532

受付番号 50302144479

書類名 特許願

担当官 第五担当上席 0094

作成日 平成16年 1月 7日

<認定情報・付加情報>

【提出日】 平成15年12月26日

特願2003-432532

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住所

神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社